IBM treibt Chipfertigung unter 1 Nanometer voran

Der Versuchs-Chip von IBM basiert auf der neuen Nanostack-Architektur und soll den Weg zu einer Chipgeneration unterhalb von 1 Nanometer ebnen. (Source: zVg)

Der Versuchs-Chip von IBM basiert auf der neuen Nanostack-Architektur und soll den Weg zu einer Chipgeneration unterhalb von 1 Nanometer ebnen. (Source: zVg)

Kleinere Transistoren galten jahrzehntelang als Garant für leistungsfähigere Computerchips. Doch je näher ihre Strukturen an die Grösse einzelner Atome heranrücken, desto stärker stösst die bisherige Bauweise an physikalische Grenzen. IBM präsentiert nun eine Chiptechnologie mit einer Strukturgrösse von 0,7 Nanometern beziehungsweise 7 Ångström. Möglich werden soll dies durch eine neu entwickelte dreidimensionale Transistorarchitektur, wie das Unternehmen mitteilt.

Um die neue Architektur zu demonstrieren, entwickelten Forschende von IBM einen Versuchs-Chip mit nahezu 100 Milliarden Transistoren auf einer Fläche in Fingernagelgrösse. Das entspricht fast der doppelten Transistordichte des 2021 vorgestellten 2-Nanometer-Prototyps von IBM. Nach Angaben des Unternehmens soll die neue Architektur je nach Einsatzgebiet die Rechenleistung um bis zu 50 Prozent steigern oder den Energieverbrauch um bis zu 70 Prozent senken.

Der Nanostack-Wafer von IBM enthält zahlreiche Testchips für die neue dreidimensionale Transistorarchitektur. (Source: zVg)

Transistoren wachsen in die Höhe

Herzstück der Entwicklung ist die sogenannte Nanostack-Architektur. Anders als bisher ordnet IBM die Transistoren nicht nur nebeneinander, sondern stapelt sie teilweise übereinander. Dadurch finden auf derselben Chipfläche deutlich mehr Schaltelemente Platz. Gleichzeitig können die Forschenden unterschiedliche Materialien in den einzelnen Schichten einsetzen und so Leistung und Energieeffizienz gezielt optimieren.

Nach Unternehmensangaben lässt sich mit der Architektur auch der integrierte SRAM-Speicher um rund 40 Prozent kompakter gestalten. Dieser besonders schnelle Speicher gilt als wichtiger Baustein moderner KI-Prozessoren, da er häufig benötigte Daten direkt auf dem Chip bereithält und so Engpässe beim Datentransfer verringert.

Die Grafik zeigt die Entwicklung der Transistorarchitektur von FinFET über Nanosheet bis zur neuen Nanostack-Technologie. Statt Transistoren nur nebeneinander anzuordnen, stapelt IBM sie erstmals teilweise übereinander. (Source: zVg)

Noch viele Hürden bis zur Serienfertigung

Der Wettlauf um immer kleinere Chipstrukturen geht somit in die nächste Runde. Auch TSMC, Samsung und Intel investieren derzeit Milliardenbeträge in neue Transistorarchitekturen und Lithografieverfahren mit extrem ultraviolettem Licht (EUV), mit denen sich besonders feine Chipstrukturen herstellen lassen.

Die Bezeichnung "0,7 Nanometer" sagt allerdings weniger aus, als sie vermuten lässt, wie das Fachmedium "Ars Technica" berichtet. Sie bedeutet nicht, dass IBM bereits Chipstrukturen unter einem Nanometer fertigt. Vielmehr steht sie für eine neue Chipgeneration, deren Architektur die erwarteten Leistungs- und Effizienzgewinne ermöglichen soll. Ob daraus tatsächlich Serienprodukte entstehen, hängt letztlich davon ab, ob sich die Technologie wirtschaftlich produzieren lässt. IBM hält eine Produktionsreife innerhalb der nächsten fünf Jahre für möglich.

Übrigens: Auch Intel arbeitet an der nächsten Generation der Chipfertigung - mehr über den neuen 18A-Prozess des Herstellers erfahren Sie hier.